學院消息

時代基金會於5月15日邀請MIT CSAIL暨電機資訊系Joel S. Emer 教授，現為 Nvidia 特聘資深研究科學家，以「Einsums, Fibertrees and Dataflow: Architecture for the Post-Moore Era」為題，進行線上專題演講。Emer 教授將介紹通用加速器設計框架，透過愛因斯坦求和表示法 (Einsums) 與抽象模型 (fibertree)，系統性描述稀疏張量運算(Sparse Tensor)、資料流設計與資料表示方式，協助參與者掌握後摩爾時代的架構設計趨勢，為未來高效能與低功耗運算架構提供創新思維。

---

Epoch-ILP Webinar

Einsums, Fibertrees and Dataflow: Architecture for the Post-Moore Era

隨著摩爾定律趨緩，AI 快速崛起及大規模模型迅速擴張等挑戰，傳統依賴製程縮小與通用處理器提效的方式，已無法因應未來龐大算力與能源效率的需求。同時，傳統晶片架構也難以有效利用資料的高度稀疏性，進而導致運算資源浪費。

時代基金會將於 5 月 15 日，邀請MIT CSAIL暨電機資訊系Joel S. Emer 教授，現為 Nvidia 特聘資深研究科學家，以「Einsums, Fibertrees and Dataflow: Architecture for the Post-Moore Era」為題，進行線上專題演講。Emer 教授將介紹通用加速器設計框架，透過愛因斯坦求和表示法 (Einsums) 與抽象模型 (fibertree)，系統性描述稀疏張量運算 (Sparse Tensor)、資料流設計與資料表示方式，協助參與者掌握後摩爾時代的架構設計趨勢，為未來高效能與低功耗運算架構提供創新思維。隨函謹附教授簡介及議程，請參閱，敬請於 5月9日（五）前報名參加（報名連結）。

【講者介紹】

Prof. Joel S. Emer 為 MIT 電機資訊系暨 CSAIL 教授，現為 Nvidia 特聘資深研究科學家，負責探索未來處理器架構，並開發建模和效能分析方法。擁有近 50 年的豐厚經驗，Prof. Emer 為後摩爾定律時代 (Post-Moore Era) 的創新架構奠定理論與實務基礎。他長期專注於處理器微架構設計的研究與先進開發工作，並參與多款 VAX、Alpha 和 X86 處理器的架構設計，並被公認為「定量化處理器效能評估方法」的重要開發者之一，他在深度學習加速器設計、空間與平行架構、處理器可靠度分析、記憶體相依性預測、處理器管線與快取設計、以及同時多執行緒等多個領域具有深遠貢獻。

加入 Nvidia 之前，Prof. Emer 曾任 Intel 研究員和微架構研究總監、並曾在 Compaq和Digital Equipment Corporation（DEC）任職。他曾獲選為美國電機電子工程學會（IEEE）與美國電腦學會（ACM）院士、美國國家工程院（NAE）院士，更榮獲 Eckert-Mauchly 獎與 B. Ramakrishnan Rau 獎等電腦架構領域最高榮譽，在學術界和產業界皆擁有卓越成就。

【Special Epoch Webinar Series】

講題：Einsums, Fibertrees and Dataflow: Architecture for the Post-Moore Era

時間：2025.05.15 (四) 9:00-10:00 (台北時間)

地點：Zoom會議室

報名：請至 報名連結 報名

EDM 

Agenda